电源

<strong>作者：Ian Beavers | Electronic Design</strong>

在为高性能系统选择宽带模数转换器(ADC)时，需要考虑多种模拟输入参数，比如，ADC分辨率、采样速率、信噪比(SNR)、有效位数(ENOB)、输入带宽、无杂散动态范围(SFDR)以及微分或积分非线性度等。

对于GSPS ADC，最重要的一个交流性能参数可能就是SFDR。简单而言，该参数规定了ADC以及系统从其他噪声或者任何其他杂散频率中解读载波信号的能力。

为了实现GSPS ADC中所使用的转换速率，可以采用以高采样速率捕获信号的多种架构。然而，使用其中一些架构时需要以牺牲全带宽SFDR性能为代价。

为了认识转换器SFDR对系统的影响，我们就设计工程师针对SFDR参数细节提出的一些常见问题进行了回答，同时对该参数在转换器数据手册中的描述方式、对ADC性能起着限制或促进作用的各种架构以及对SFDR性能形成限制的系统设计因素进行了说明。

最大程度降低开关调节器的输出纹波和瞬变十分重要，尤其是为高分辨率ADC之类噪声敏感型器件供电时，输出纹波在ADC输出频谱上将表现为独特的杂散。为避免降低信噪比(SNR)和无杂散动态范围(SFDR)性能，开关调节器通常以低压差调节器(LDO)代替，牺牲开关调节器的高效率，换取更干净的LDO输出。了解这些伪像可让你成功将开关调节器集成到更多的高性能、噪声敏感型应用中。

<strong>输出纹波和开关瞬变</strong>

输出纹波和开关瞬变取决于调节器拓扑以及外部元器件的数值与特性。输出纹波是残余交流输出电压，与调节器的开关操作密切相关。其基频与调节器的开关频率相同。开关瞬变是在开关转换过程中发生的高频振荡。它们的幅度以最大峰峰值电压表示，该值很难精确测量，因为它与测试设置高度相关。图1显示输出纹波和开关瞬变示例。

采用远程信号源时，发生损害故障的可能性更大。可能因系统电源时序控制设计不当或系统要求热插拔而导致过压。若未采取保护措施，因连接欠佳或感性耦合导致的瞬变电压可能会损坏元件。另外，在电源发生故障或者开关输入仍然连接至模拟信号而电源连接丢失时，也可能出现故障。这些故障条件可能造成重大损坏，结果可能意味着高昂的维修成本。

图1所示电路利用一个带断电保护的低导通电阻、四通道单刀单掷开关ADG4612，为数据采集信号链提供保护。该数据采集系统包括低成本、精密JFET输入运算放大器ADA4000-1，后接一个低功耗、12位、1 MSPS SAR ADCAD7476。该ADG4612可在断电却仍存在输入信号时，提供低成本的、最高16V的过压故障保护。ADG4612采用3 mm × 3 mm LFCSP和16引脚TSSOP两种封装，需要增加的额外电路板面积很小。ADG4612可在不增加任何分离器件的条件下，为四个独立的数据采集通道提供保护。

<strong>简介</strong>

高分辨率数模转换器(DAC)的常见用途之一是提供可控精密电压。分辨率高达20位、精度达1 ppm且具有合理速率的DAC的应用范围包括医疗MRI系统中的梯度线圈控制、测试和计量中的精密直流源、质谱测定和气谱分析中的精密定点和位置控制以及科学应用中的光束检测。

随着时间的推移，半导体处理和片内校准技术的发展，关于精密集成电路DAC的定义也不断变化。高精度12 位DAC一度被认为遥不可及；近年来，16 位精度已日益在精密医学、仪器仪表、测试和计量应用中得到广泛运用；在未来，控制系统和仪器仪表系统甚至需要更高的分辨率和精度。

<strong>摘要</strong>

按照许多年前老师的教导，我们会在运算放大器的两个输入端放上相等的阻抗。本文探究为什么会有这么一条经验法则，以及我们是否应当遵循这种做法。

<strong>老师的教导</strong>

如果您是在741运算放大器1横行天下的时代长大的，那么平衡运算放大器输入端电阻的观念必定已扎根在您的脑海中。随着时间的流逝，由于不同电路技术和不同IC工艺的出现，这样做可能不再是对的。事实上，它可能引起更大直流误差和更多噪声，使电路更不稳定。我们以前为什么要那样做？什么变化导致我们现在这样做可能是错误的？

在二十世纪六十年代和七十年代，第一代运算放大器采用普通双极性工艺制造。为了获得合理的速度，差分对尾电流一般在10 µA到20 µA范围内。

介绍了ADP1074是一款专为隔离式DC-DC电源设计的电流模式固定频率有源钳位同步正激式控制器。ADP1074集成了ADI公司的专有iCouplers，无需在隔离边界上传输信号的庞大信号变压器和光耦合器。该器件降低了系统设计复杂性、成本和元器件数量，并提高了系统的整体可靠性。ADP1074在原边和副边均集成了隔离器和MOSFET驱动器，提供紧凑的系统级设计，在重负载下的效率优于非同步正激转换器。

<iframe src='//players.brightcove.net/706011717001/BywpcfpJg_default/index.html?videoId=5499663990001' allowfullscreen frameborder=0 width='600' height='338'></iframe>

<strong>作者：David Brandon</strong>

<strong>简介</strong>

直接数据频率合成器(DDS)因能产生频率捷变且残留相位噪声性能卓越而著称。另外，多数用户都很清楚DDS输出频谱中存在的杂散噪声，比如相位截断杂散以及与相位-幅度转换过程相关的杂散等。此类杂散是实际DDS设计中的有限相位和幅度分辨率造成的结果。

其他杂散源与集成DAC相关——DAC的采样输出产生基波和相关谐波的镜像频率。另外，因DAC非理想的开关属性可能导致低阶谐波的功率水平升高。最后一种杂散源是在系统时钟频率的基波与任何内部分谐波时钟(例如，ADI直接数字频率合成器提供的SYNC_CLK)之间产生的混频产物。

上述杂散噪声的全部已知来源都可根据相对于DDS/DAC输出处基波信号的频率偏移进行预测。本应用笔记旨在帮助用户确定DDS输出信号频谱中的杂散源。如果通过改变DDS频率调谐字使杂散与DDS/DAC相关，则并不难确定杂散源。这是因为改变调谐字时，上述所有杂散噪声的频率偏移均随基波变化。

<strong>简介</strong>

虽然串DAC和温度计DAC是迄今最为简单的DAC架构，但需要高分辨率时，它们绝不是最有效的。二进制加权DAC每位使用一个开关，首创于1920年代(参见参考文献1、2和3)。自此以后一直颇受欢迎，成为现代精密和高速DAC的支柱架构。

<strong>二进制加权DAC</strong>

图1所示的电压模式二进制加权电阻DAC是教材中常用的最简单DAC示例。然而，该DAC本身不具单调性，而且实际上难以成功制造并实现高分辨率。此外，电压模式二进制DAC的输出阻抗会随着输入代码的不同而改变。

很多现代无线电架构包含下变频级，可将RF或微波频段向下 转换至中频，以便进行基带处理。无论最终应用是通信应 用、航空航天与国防应用，或是仪器仪表应用，目标频率都 越来越高，并进入了RF和微波频谱。应对这种情况的一种可 行解决方案是使用更多的下变频级，如图1所示。而另一种更 有效的解决方案是使用集成数字下变频器(DDC)的RF ADC， 如图2所示。

<center><img src="http://adi.eetrend.com/files/2017-07/wen_zhang_/100006827-21796-pingmuk…; alt="带下变频级的典型接收器模拟信号链"></center>

<center>图1. 带下变频级的典型接收器模拟信号链。</center>

本视频介绍支持PSM的产品的基本特性和评估平台。它将标准电源转换器集成到数字遥测硬件中，大大增强了电源系统的能力。

<iframe src='//players.brightcove.net/706011717001/BywpcfpJg_default/index.html' allowfullscreen frameborder=0 width='600' height='338'></iframe>

<strong><a href="http://www.analog.com/cn/applications/markets/motor-control-pavilion-ho…，获取更多电机控制设计信息</a></strong>