电源

<br/>
电流监控功能在电源管理、电磁阀控制和电机控制等许多应 由此可获得该系统的输入至输出传递函数：用中非常关键。在负载的高端监控电流，就可以实现精确的电流检测和诊断保护，防止对地(GND)短路。

AD8210 等集成器件可提供高电压接口，并能够在分流电阻上进行双向电流监控，从而简化高端电流监控。它具有高共模抑制(CMR)特性和出色的温度性能，可在应用中实现最佳精度。该器件放大经分流电阻流至负载的电流，并提供以地为参考、与负载电流成比例的输出电压。

在采用双电源的应用中，AD8210 的输出可以驱动 AD8274等精密、低失真差动放大器，如图 1 所示。AD8274 可提供额外增益，并以所需的输出共模电压为中心实现 AD8210 输出电平转换，这有利于与使用双电源的其它电路元件实现接口。精密基准电压源 AD780 提供 2.5 V 基准电压，使 AD8210能够执行双向电流监控，同时为 AD8274 的电平转换功能提供基准电压。

<br/>
本电路是一个由高功率开关MOSFET组成的H电桥，由低压逻辑信号控制。该电路为低电平逻辑信号和高功率电桥提供了一个方便的接口。H电桥的高端和低端均使用低成本N沟道功率MOSFET。该电路还在控制侧与电源侧之间提供隔离。本电路可以用于电机控制、带嵌入式控制接口的电源转换、照明、音频放大器和不间断电源(UPS)等应用中。

<br/>
<font color="#FD8900">作者：Glenn Morita</font>

<strong>为什么噪声源很重要</strong>

噪声重要与否，取决于它对目标电路工作的影响程度。例如，一个开关电源在3 MHz时具有显著的输出电压纹波，如果它为之供电的电路仅有几Hz的带宽，如温度传感器等，则该纹波可能不会产生任何影响。但是，如果该开关电源为RF锁相环(PLL)供电，结果可能大不相同。为了成功设计一个鲁棒的系统，了解噪声源、其频谱特性、降噪策略以及目标电路对该噪声的敏感程度至关重要。

本应用笔记还会力图澄清电源抑制比(PSRR)与内生噪声的区别，并且说明如何应用数据手册中每个参数的规格。

<br/>
<font color="#FD8900"><strong>推荐新设计使用</strong></font>

ADP2443是一款同步降压DC-DC稳压器，集成了一个98 mΩ高端功率金属氧化物半导体场效应晶体管(MOSFET)和一个35 mΩ同步整流器MOSFET，并采用紧凑型4 mm × 4 mm LFCSP封装，可提供高效率解决方案。该稳压器在4.5 V至36 V的输入电压范围内工作。输出电压可调低至0.6 V，提供高达3 A的连续电流。最短快速导通时间(50 ns)允许稳压器在高频率下将高输入电压转换为低输出电压。

ADP2443使用仿真电流模式、恒频脉冲宽度调制(PWM)控制方案，具备出色的稳定性和瞬态响应。ADP2443的开关频率可在200 kHz至1.8 MHz范围内进行编程。同步功能允许开关频率与外部时钟同步，以便将系统噪声降至最低。

ADP2443针对需要高效率和设计灵活性的高性能应用。外部补偿和可调软启动功能提供设计灵活性。电源良好输出和精密使能输入提供简单可靠的电源时序。

其它重要特性包括欠压闭锁(UVLO)、过压保护(OVP)、过流保护(OCP)、短路保护(SCP)和热关断(TSD)。

<br/>
作者是：Dara O’Sullivan、Jens Sorensen和Aengus Murray

本应用笔记介绍ADSP-CM408F模数转换器控制器(ADCC) 模块的主要特性,重点讨论该产品在高性能电机控制应用 的电流反馈系统中的相关性与可用性。

应用笔记的目的是为了强调模数转换器(DAC)模块的关键功能,并提供针对电机控制应用的配置指南。本文提供 演示ADI ADCC驱动器的代码示例。

有关此ADCC的所有功能、配置寄存器和应用程序接口(API) 的更多详细信息,请参阅ADSP-CM402F/ADSP-CM403F/ ADSP-CM407F/ADSP-CM408F产品页面和采用ARM Cortex-M4 和16位ADC开发产品的ADSP-CM40x混合信号控制处理器 的产品页面上提供的《采用ARM Cortex-M4的ADSP-CM40x 混合信号控制处理器硬件参考指南》。

虽然本应用笔记重点讨论电流反馈,类似的配置和应用原 理同样适用于其他信号的反馈与测量。
同样,虽然本应用笔记重点讨论ADSP-CM408F,但原理在本 质上同样适用于ADSP-CM402F/ADSP-CM403F/ADSP-CM407F/ ADSP-CM408F系列的其他产品。

ADI公司和Xilinx公司的专家齐聚一堂，共同展示两种JESD204B A/D转换器转转换器至FPGA设计，同时介绍其实现技巧。

ADI公司和Xilinx公司的专家齐聚一堂，共同讲解JESD204B接口标准的重要性，同时介绍它在A/D转换器到FPGA设计中的作用。

ADI和Xilinx的专家解释了JESD204B接口标准的重要性，并说明了该标准如何用于ADC到FPGA设计中。

<br/>
<font color="#FD8900">作者:Ian Beavers</font>

对于需要一系列同步模数转换器(ADC)的高速信号采样和 处理应用,解偏斜和转换器的延迟变化匹配是至关重要 的。围绕该特性展开的系统设计极为关键,因为从模拟采 样点到处理模块之间的任何延迟失配都会使性能下降。对 于交错式处理而言,样本对齐同样是必需的;在交错式处 理时,一个转换器样本后紧跟另一个样本,且时间仅为一 个时钟周期中的一小部分。

JESD204B第三代高速串行转换器接口的一个重要特性,是 其能够确立系统中每个转换器的确定性延迟。正确理解并 利用该特性,便可在单系统中针对多个ADC创建同步或交 错采样系统。

由于确定性延迟是相对较新的转换器接口特性,系统设计 人员经常就如何建立、目标信号以及如何部署为同步或交 错式处理等方面存有诸多疑问。下文的部分常见问题与解 答针对多个与FPGA一同采样的JESD204B转换器并使用确 定性延迟进行系统设计而言。

<br/>
<strong>接口方式和标准</strong>

现场可编程门阵列(FPGA)与模数转换器(ADC)数字数据输- 出的接口是一项常见的工程设计挑战。此外,ADC使用多 种多样的数字数据样式和标准,使这项挑战更加复杂。对 于通常在200 MHz以下的低速数据接口,单倍数据速率(SDR) CMOS非常普遍:发送器在一个时钟沿传送数据,接收器 在另一个时钟沿接收数据。这种方式可确保数据有充足的 时间完成建立,然后由接收器采样。在双倍数据速率 (DDR) CMOS中,发送器在每一个时钟沿都会传送数据。 因此,在相同的时间内,它传输的数据量是SDR的两倍。 然而,接收器正确采样的时序更加复杂。

详文请阅：<a href="http://adi.eetrend.com/files/2016-10/wen_zhang_/100003581-11871-mt-201c…;