跳转到主要内容

噪声

负线性稳压器在 1 MHz 下具有 0.8 μV RMS 噪声和 74 dB 电源抑制比

selina /

<strong>Molly Zhu ADI公司</strong>

低压差 (LDO) 线性稳压器广泛应用于噪声敏感型应用已有数十年了。然而,随着最新的精密传感器、高速和高分辨率数据转换器 (ADC 和 DAC) 以及频率合成器 (PLL/VCO) 不断向传统的 LDO稳压器提出挑战,以产生超低输出噪声和超高电源纹波抑制(PSRR),噪声要求变得越来越难以满足。例如,在为传感器供电时,电源噪声会直接影响测量结果的准确性。开关稳压器通常用于配电系统,以实现更高的整体系统效率。为了构建低噪声电源,LDO 稳压器通常会对噪声相对较高的开关转换器的输出进行后级调节,而无需使用庞大的输出滤波电容。LDO 稳压器的高频 PSRR 性能变得至关重要。

2015 年推出的 LT3042 是业界首款在 1 MHz 下仅有 0.8 μV rms 输出噪声和 79 dB PSRR 的线性稳压器。两款类似的器件 LT3045和 LT3045-1 可提供更高的额定值和附加功能。所有这些器件都是正 LDO 稳压器。当系统具有双极性器件 (例如运算放大器或ADC) 时,必须在极性电源设计中使用负 LDO 稳压器。LT3094 是首款具有超低输出噪声和超高 PSRR 的负 LDO 稳压器。表 1 列出了 LT3094 及相关器件的主要特性。

硬核知识上线丨开发设计中的噪声问题,你该这样避免!

selina 提交于

一声叹息,幽幽传来,“唉,又是噪声问题!...”——这样的场景,你遇到过多少次呢?

在电路板设计中,噪声问题是每位设计师都会遇到的一大问题。为了解决噪声问题,一般需要花费数小时时间来进行实验室测试才能揪出真正的元凶。然而很多时候我们却发现,噪声问题是由开关电源的布局不当而引起的。 唔,该怎么解决此类问题呢?

作为例子的开关调节器布局采用双通道同步开关控制器 ADP1850,第一步是确定调节器的电流路径。然后,进行物理规划和电源器件的考虑。此外,我们需要了解一点:电流路径决定了器件在该低噪声布局布线设计中的位置。

01、调节器的电流路径

在开关转换器设计中,高电流路径和低电流路径彼此非常靠近。交流(AC)路径携带有尖峰和噪声,高直流(DC)路径会产生相当大的压降,低电流路径往往对噪声很敏感。适当PCB布局布线的关键在于确定关键路径,然后安排器件,并提供足够的铜面积以免高电流破坏低电流。性能不佳的表现是接地反弹和噪声注入IC及系统的其余部分。

图1所示为一个同步降压调节器设计,它包括一个开关控制器和以下外部电源器件:高端开关、低端开关、电感、输入电容、输出电容和旁路电容。图1中的箭头表示高开关电流流向。必须小心放置这些电源器件,避免产生不良的寄生电容和电感,导致过大噪声、过冲、响铃振荡和接地反弹。

全面了解和分析开关稳压器噪声

selina /

<strong>Leo Liu ADI公司</strong>

<strong>摘要</strong>

本文将介绍开关稳压器的几种不同类型的固有噪声:开关纹波、宽带噪声和高频尖峰。本文还将讨论和分析与输入噪声抑制相关的开关稳压器PSRR。设计低噪声开关稳压器时,为了消除LDO后置稳压器以提高功率转换器效率、减小解决方案尺寸并降低设计成本,全面了解开关稳压器噪声非常重要。

<strong>简介</strong>

一般而言,与低压差(LDO)稳压器输出相比,人们认为传统开关稳压器的输出电压噪声很大。然而,LDO电压会引起严重的额外热问题,并使得电源设计更加复杂。全面认识开关稳压器噪声很有必要,有助于设计低噪声开关解决方案,使之产生与LDO稳压器相当的低噪声性能。本文分析和评估的目标是采用电流模式控制的降压稳压器,因为它在应用中最常用。信号分析是了解开关纹波噪声、当前宽带噪声特性(及其来源)、开关引起的高频尖峰噪声的主要方法。本文将讨论开关稳压器PSRR(电源抑制比,其对输入噪声抑制很重要)以及信号分析方法。

<strong>开关纹波噪声</strong>

ADI 深度丨采样保持输出噪声的两个关键分量

selina /

采样保持(THA)输出噪声有两个关键噪声分量:采样噪声和输出缓冲放大器噪声。

<strong>采样噪声分量</strong>

噪声的第一个分量是采样过程中产生的采样噪声,它用外差法将THA的前端噪声转化到频域的每个奈奎斯特区间中。整个前端带宽产生的噪声是在每个时域样本中捕获,然后将该噪声大致均匀地分布在每个奈奎斯特区间上。此噪声由前端热噪声和采样抖动噪声组成,无法被滤除,除非在输出端使用低通滤波器转折频率来显著降低奈奎斯特带宽。通常不使用这种滤波,因为它会损坏时钟速率所提供的可用带宽,并导致输出波形的建立时间性能降低。

<strong>输出缓冲放大器噪声分量</strong>

噪声的第二个分量是THA输出缓冲放大器噪声贡献。THA不会对此噪声采样,但滤波可以降低此噪声。可以承受的输出滤波量取决于所用特定时钟频率的建立时间要求。关于容差限制的大致原则是输出路径的带宽(包括模数转换器(ADC)输入带宽)至少为时钟速率的2倍,以支持下游ADC所采样的THA波形的精确(例如线性)建立。高速ADC的输入带宽通常在2倍时钟速率指标附近;因此,使用高速ADC时通常不需要额外的滤波。

<strong>采样放大器的噪声密度</strong>

残余相位噪声测量法从外部噪声源提取 DUT 噪声

selina /

<strong>David Brandon 和 John Cavey</strong>

残余相位噪声测量法消除了外部噪声源(例如电源或输入时钟)的影响,而绝对相位噪声测量法包含了这些来源的噪声。残余相位噪声装置可以隔离并测量器件的相加相位噪声。利用此信息,设计师可在信号链中选择各个器件,以满足整个系统的相位噪声要求。本文包含了定时器件的相位噪声图,以突出残余相位噪声装置的属性。此外,它还说明了如何使用相加相位噪声来识别信号链中的噪声问题来源。

图 1 显示了用于测量待测器件 (DUT) 的相加相位噪声的装置。请注意,使用了两个 DUT;每个 DUT 均连接到公用电源和输入时钟。这些公用噪声源产生的相位噪声在每个 DUT 输出处相关联。通过简单地将相位检测器建模成为一个具有与增益 KPD 的模拟乘法器,可以得出输出相位噪声:

噪声与运算放大器电路

selina /

<img src="http://adi.eetrend.com/files/2018-05/wen_zhang_/100011586-40953-pingmuk…; alt="">

<strong>简介</strong>

即使是考虑到运放所有的已知及未知阻抗负载,运算放大器的输出中始终含有无法基于输入信号和完全已知的闭环传递函数进行预测的信号。这种不确定信号被称为噪声。导致噪声产生的因素可能是放大器电路本身,可能是其反馈环路中使用的元件,也可能是电源,噪声也可能从附近(或较远的地方)的噪声源耦合或感应至输入、输出、地回路或测量电路之中的。

HMC661LC4B与HMC760LC4B THA噪声特性和分析

selina /

<strong>作者:Michael Hoskins</strong>

<strong>简介</strong>

采样保持 (THA) 输出噪声有两个关键噪声分量:采样噪声和输出缓冲放大器噪声。本应用笔记探讨这两个分量。

<strong>采样噪声分量</strong>

噪声的第一个分量是采样过程中产生的采样噪声,它用外差法将THA的前端噪声转化到频域的每个奈奎斯特区间中。整个前端带宽产生的噪声是在每个时域样本中捕获,然后将该噪声大致均匀地分布在每个奈奎斯特区间上。此噪声由前端热噪声和采样抖动噪声组成,无法被滤除,除非在输出端使用低通滤波器转折频率来显著降低奈奎斯特带宽。通常不使用这种滤波,因为它会损坏时钟速率所提供的可用带宽,并导致输出波形的建立时间性能降低。

<strong>输出缓冲放大器噪声分量</strong>

在减少应力的同时获得更大升压:SEPIC乘法升压转换器

selina /

<strong>作者:Bob Zwicker</strong>

<strong>摘要</strong>

本应用笔记介绍了一种较高升压比(如10:1至50:1)升压转换器的新型受测拓扑结构。该拓扑结构克服了其他方法中存在的诸多缺点。这种设计方法的优点如下:

• 显著减少主开关和整流器开关的电压应力,而不会明显增加电流应力。增加MOSFET和肖特基整流器的选择范围,这些整流器通常存在高电压的缺点。

• 适当的(而不是极高的)脉宽调制(PWM)占空比,可以实现连续传导模式(CCM)工作,并使反馈环路补偿变得简单。

• 提高效率,原因在于:适当的占空比、低电压MOSFET和整流器,由于降低峰峰值电压摆幅而减少了开关损耗。

• 由于降低开关节点电容的能耗而减少了噪声。此外,由于多电感能量放电通路可能会抑制高频振铃,高频辐射可能会减少。

<strong>范围</strong>

本应用笔记的目的是向电路设计人员介绍一种有用的新型功率转换拓扑结构。它可以处理低至约1.8 V的输入电压,到高达约500 V的输出电压。

无烦恼,高增益:构建具有纳伏级灵敏度的低噪声仪表放大器

selina /

<strong>Moshe Gerstenhaber, Rayal Johnson, 和 Scott Hunt</strong>

<strong>简介</strong>

构建具有纳伏级灵敏度的电压测量系统会遇到很多设计挑战。目前最好的运算放大器(比如超低噪声AD797)可以实现低于1nV/ Hz的噪声性能(1 kHz),但低频率噪声限制了可以实现的噪声性能为大约50 nV p-p(0.1 Hz至10 Hz频段内)。过采样和平均可以降低宽带噪声的rms贡献,但代价是牺牲了更高的数据速率,且功耗较高,但过采样不会降低噪声频谱密度,同时它对1/f区内的噪声无影响。此外,为避免来自后级的噪声贡献,就需要采用较大的前端增益,从而降低了系统带宽。如果没有隔离,那么所有的接地反弹或干扰都会出现在输出端,并有可能破坏放大器及其输入信号的低内部噪声的局面。表现良好的低噪声仪表放大器可以简化设计,并降低共模电压、电源波动和温度漂移引起的残留误差。