DAC

Ʃ-&型模数转换器广泛用于需要高信号完整度和电气隔离的电机驱动应用。虽然Σ-Δ技术本身已广为人知，但转换器使用常常存在不足，无法释放这种技术的全部潜力。本文从应用角度考察Σ-Δ ADC，并讨论如何在电机驱动中实现最佳性能。

<a href="http://adi.eetrend.com/files/2019-03/wen_zhang_/100018196-62566-2925242…; style="color:red;">详文请阅：Σ-Δ型ADC和DAC</a>

作者：Justin Munson

范围

本应用笔记介绍ADI公司高速转换器组表征高速数模转换器(DAC)的性能时所用的测试方法。评估高速DAC时，应当参考本应用笔记和相应的器件数据手册。更多信息，请联系高速转换器组。

动态测试硬件设置

测试无杂散动态范围(SFDR)、交调失真(IMD)和噪声谱密度(NSD)等交流(AC)参数的典型硬件设置如图1所示。用于动态测试的基本设置包括DAC时钟的正弦源、低噪声电源、频谱分析仪和数据模式发生器。可以使用各种类型的模式发生器在DAC中驱动CMOS或LVDS数据，包括任意波形发生器(AWG)和现场可编程门阵列(FPGA)等。ADI公司也提供了一种数据模式发生器，以协助进行基准评估。

作者：Daniel E. Fague

高速数据转换器用于通信应用已有多年，它存在于很多设备中，这些设备组成了我们的互连世界—从蜂窝手机基站，到有线电话前端设备，再到雷达和专业通信系统。最近的技术进步使高速数据转换器的时钟速率具有越来越高的频率。这些时钟速率较高的数据转换器与JESD204B高速串行接口配合使用，使DAC的有效控制和输出数据的传输得已实现。形成了一种全新的转换器类型，称为RF（射频）数据转换器。它们可以直接频率合成或捕捉RF信号，无需使用具有模拟无线电链路的传统上变频或下变频。

本文重点讨论最新的RF数模转换器 (RF DAC) 系列产品—AD9162和AD9164，及其扩展软件定义无线电 (SDR) 定义的能力。AD9164使RF DAC产品达到了全新的性能等级，让传统的无线电设计相比前代的RF或IF类DAC更高效。世界一流的性能加上丰富的功能让AD9164成为系统之间开关无线电的首选，并向真正的软件定义无线电前进了一步。

作者：Peter Delos和Jarret Liner

简介

在雷达应用中，相位噪声是要求高杂波衰减的系统的关键性能指标。相位噪声是所有无线电系统都会关心的问题，但是雷达相比通信系统来说特别要求非常靠近载波频率的频偏位置的相位噪声性能。

这些高性能系统中的系统设计人员将选择超低相位噪声振荡器，并且从噪声角度来讲，信号链的目标就是使振荡器相位噪声曲线的恶化最小。这就要求对信号链上的各种元器件做残余或加性的相位噪声测量。

最近发布的高速数模转换器(DAC)产品对于频率转换阶段需要的任何LO的波形生成和频率创建都非常有吸引力。然而，雷达目标会挑战DAC相位噪声的性能。

作者：Glenn Morita

简介

噪声对高性能模拟电路设计人员来说是一个极其重要的参数。对高速时钟、模数转换器 (ADC)、数模转换器(DAC)、电压控制振荡器(VCO)和锁相环(PLL)来说尤其如此。降低输出电压噪声的关键是保持交流闭环增益接近单位增益，且不影响交流性能和直流闭环增益。

本应用笔记描述如何用简单的RC网络降低可调低压差稳压器(LDO)的输出噪声。我们将提供针对多个LDO的实验数据，以展示这一简单电路技术的有效性。尽管降噪(NR)是本应用笔记的重点，但同时一些测试数据也展示了降噪对电源抑制比(PSRR)和瞬变负载响应的影响。

采用 AD5700 HART 调制解调器和AD5421，后者是一款完整的环路供电型4 mA-20 mA数模转换器(DAC)，专为满足工业控制领域智能发射器制造商的需求而设计。

时间交错技术可使用多个相同的 ADC（文中虽然仅讨论了 ADC，但所有原理同样适用于 DAC 的时间交错特性），并以比每一个单独数据转换器工作采样速率更高的速率来处理常规采样数据序列。简单说来，时间交错（IL）由时间多路复用 M 个相同的 ADC 并联阵列组成。

动态针分割线如图 1 所示。这样可以得到更高的净采样速率 fs（采样周期 Ts = 1/fs），哪怕阵列中的每一个 ADC 实际上以较低的速率进行采样（和转换），即 fs/M。因此，举例而言，通过交错四个 10 位/100 MSPS ADC，理论上可以实现 10 位/400 MSPS ADC。

概述/strong>

AD5767 是一款 16 通道、12 位电压输出 denseDAC®数模转换器(DAC)。

该 DAC 采用外部 2.5 V 基准电压产生输出电压。根据选择的电压范围，输出范围的中点可以调整，最小输出电压可以低至−20 V，最大输出电压可以高达+14 V。利用集成输出多路复用器可以监控 16 个通道中的每个通道。

AD5767集成了输出缓冲器，后者具有20 mA的吸电流或源电流能力。结合这些缓冲器，通过专用扰动引脚可以将低频信号叠加在各DAC输出上。这些专用扰动引脚简化了系统设计，减少了类似外部方案所需的外部元件数目，例如运算放大器或电阻等。外部元件的减少使得AD5767适合磷化铟Mach Zehnder调制器(InP MZM)偏置应用。

该器件内置上电复位(POR)电路，确保 DAC 上电后箝位到GND 并保持此电平，直到 DAC 输出范围配置完成。通过寄存器配置更新所有 DAC 的输出，用户选择 DAC 的其它功能也会同时更新。

Σ-Δ概述

过去几年间，Σ-Δ架构由于在混合信号VLSI工艺中有助于实现高分辨率ADC，因而日益受到青睐。然而，直到最近，商业化生产这些器件所需的工艺技术尚未问世。现在，1微米及更小的CMOS几何结构的制造条件已经成熟，因此Σ-Δ转换器在某些类型的应用中将变得更为常见，特别是在单芯片上集成ADC、DAC和DSP功能的混合信号IC中，Σ-Δ转换器的使用将尤为普遍。

从概念上讲，Σ-Δ转换器的数字特性多于模拟特性，但这并未降低Σ-Δ型ADC的模拟部分的重要性。五阶Σ-Δ调制器的设计（例如在双通道18位ADC AD1879中）绝不是轻而易举的小事一桩，数字滤波器同样如此。Σ-Δ转换器本质上是一种过采样转换器，尽管过采样只是成就整体性能的多种技术中的一种。总的说来，Σ-Δ转换器是利用分辨率非常低（1位）的ADC以极高采样速率对模拟信号进行数字化处理。但通过将过采样技术与噪声整形和数字滤波技术结合使用，使有效分辨率得以提高。然后，通过抽取过程降低ADC输出端的有效采样速率。1位量化器和DAC的线性度使Σ-Δ型ADC表现出极佳的微分和积分线性度，并且不必像其它ADC架构那样需要调整。