自动地，我们在运算放大器的两个输入端都施加了相同的阻抗，就像我们多年前所教导的那样。这篇文章探讨了为什么会出现这个经验法则，以及我们是否应该遵循这种做法。
你被告知了什么
如果你是用741运算放大器成长起来的，那么它就会钻进你的脑中，以平衡运算放大器输入端看到的电阻。随着时间的推移，用不同的电路技术和不同的IC工艺，这可能不是正确的做法。事实上，它会导致更多的直流误差，更多的噪声和更多的不稳定性。我们为什么要开始这样做，并且改变了什么，以至于今天可能不是正确的做法？
在20世纪60年代和70年代，第一代运算放大器采用普通香草双极工艺制造。为了获得合理的速度，差分对尾电流通常在10μA至20μA范围内。
因此，在beta为40到70的情况下，输入偏置电流约为1微安。但是，晶体管匹配并不那么接近，因此输入偏置电流不相等，导致输入偏置电流（称为输入偏置电流）的差异达到输入偏置电流的10％至20％。
通过在同相输入端加入一个电阻（图1中的R3），等于输入电阻和反馈电阻的并联组合，使阻抗相等。通过做一些代数运算，可以看出误差减少到I 偏移 ×R 反馈。因为我偏移为10％至我的20％的偏差，这将有助于降低输出偏移误差。
DC错误
为了降低双极性运算放大器的输入偏置电流，输入偏置电流消除被集成到许多运算放大器设计中。这个例子可以在OP07中找到。由于增加输入偏置电流取消，2偏置电流大大降低，但输入失调电流可以为50％至剩余的偏置电流的100％，因此增加电阻器具有非常小的影响。在某些情况下，添加电阻可能会导致输出错误实际上增加。
噪声
电阻的热噪声由√4kTRB给出，因此1kΩ电阻将为4 nV /√Hz。添加一个电阻会增加噪音。在图2中，令人惊讶的是，即使909Ω补偿电阻由于从该节点到输出的噪声增益而为最低值，但它在图2输出中贡献最大的噪声。R1引起的输出噪声为40 nV /√Hz，R2为12.6 nV /√Hz，R3为42 nV /√Hz。所以不要使用电阻。另一方面，如果运算放大器由分离式电源供电，并且一个电源在另一个电源之前出现，则ESD网络可能存在闩锁问题，在这种情况下，可能需要添加一些电阻来保护部分。但如果使用的话，应在电阻上放置一个旁路电容，以降低电阻的噪声影响。
稳定性
所有运算放大器都有一些输入电容，差分和共模。如果运算放大器作为跟随器连接，并且通过在反馈路径中放置一个电阻器来平衡阻抗，则系统可能变得易于振荡。原因在于，通过一个大的反馈电阻，运算放大器的输入电容和印刷电路板上的杂散电容，形成一个RC低通滤波器（LPF）。该滤波器会导致相移，并会减小闭环系统的相位裕度。如果它减少太多，运算放大器会振荡。一位客户正在使用AD8628CMOS运算放大器，采用1 Hz Sallen-Key低通滤波器电路。由于拐角频率较低，电阻和电容相当大（见图3）。输入电阻为470kΩ，因此客户在反馈中加入了470kΩ。这个电阻与8皮法拉的输入电容（见图4）相结合，为客户提供了一个42 kHz的极点。AD8628具有2 MHz的增益带宽积，所以它在42 kHz时仍具有充足的增益，并且可以实现轨到轨振荡。将470kΩ电阻更改为0Ω跳线解决了这个问题。所以在反馈中应避免使用大电阻，而大电阻取决于运算放大器的增益带宽。对于高频运算放大器，例如增益带宽超过400 MHz 的ADA4817-1，1kΩ反馈会很大。始终阅读数据表以获取建议。
多年来，制定了符合目的的经验法则。在设计审查中，仔细审视这些规则并查看它们是否仍适用是一种很好的做法。关于添加平衡电阻，如果运算放大器是CMOS，JFET或具有输入偏置电流消除的双极性，则可能不需要一个。
阅读完本文后，您可能会惊讶于测验是关于噪音的。