何谓正确去耦？有何必要性？
如果电源引脚上存在纹波和/或噪声，大多数IC都会有某种类型的性能下降。数字IC的噪声裕量会降低，时钟抖动则可能增加。对于高性能数字IC，例如微处理器和FPGA，电源额定容差(例如±5%)包含直流误差、纹波和噪声之和。只要电压保持在容差内，数字器件便符合规范。
说明模拟IC对电源变化灵敏度的传统参数是电源抑制比(PSRR)。对于放大器，PSRR是输出电压变化与电源电压变化之比，用比率(PSRR)或dB (PSR)表示。PSRR可折合到输出端(RTO)或输入端(RTI)。RTI值等于RTO值除以放大器增益。
图1显示典型高性能放大器(AD8099) PSR随频率、以大约6 dB/8倍频程(20 dB/10倍频程)下降的情况。图中显示了采用正负电源两种情况下的曲线图。尽管PSR在直流下是90 dB，但较高频率下会迅速降低，此时电源线路上有越来越多的无用能量会直接耦合至输出。因此必须一开始就要防止此高频能量进入芯片。一般通过组合电解电容(用于低频去耦)、陶瓷电容(用于高频去耦)来完成，也有可能使用铁氧体磁珠。
