简介
在近20年的时间中，数字电路的标准VDD一直是5 V。之所以使用这一电平，是因为双极性晶体管技术要求5 V的电压来提供正常工作所需要的裕量。然而，在20世纪80年代末，互补金属氧化物半导体(CMOS)成为了数字IC设计的标准。该工艺虽然不要求一定和TTL电路采用同样的电平，但是，业内仍然采用了5 V TTL标准的逻辑阈值电平，以维持与老系统的兼容性(参考文献1)。
目前，对更快、更小、成本更低的产品的旺盛需求推动着降低电源电压这一革命性的发展趋势。在这种需求的推动下，硅尺寸从20世纪80年代初的2 μm减小到0.90 nm和45 nm，这种小尺寸的硅被广泛用于当今的最新FPGA、微处理器和DSP设计当中。随着器件尺寸的不断缩小，实现器件最佳性能的电压也降至了5 V以下。这体现在当今的FPGA、微处理器和DSP之中，其最佳内核工作电压最低达1 V或者更低。
对低电压DSP的强烈兴趣十分清楚地体现在了5 V和3.3 V器件的销量变化中。3.3 V DSP的销售增长速度达DSP市场中所有其他器件的两倍以上(所有DSP器件的销量增长速度为30%，3.3 V器件则超过了70%)。在大批量/高增长便携式市场对具有低电压DSP全部特性的信号处理器的需求保持高速增长的背景下，这一趋势将继续下去。
一方面，低电压IC的工作在低功耗模式下，有利于缩小芯片面积，提高速度。另一方面，低电压IC必须与其他IC连接，而这些IC却工作于更大的VDD电源电压，因而会导致接口兼容性问题。尽管更低的工作电压意味着更小的信号摆幅、更小的开关噪声，从而低电源电压IC的噪声裕量也更低。
2.5 V器件之所以大行其道，其部分原因在于，它们支持2个AA碱性电池供电。图1展示了AA电池在各种负载条件下的典型放电特性(参考文献2)。请注意，在15 mA的负载电流下，电压可以维持在+1.25 V以上(两节电池串联则为2.5 V)近100小时。因此，可以在2.5 V ±10%(2.25 V - 2.75 V)的电源电压下有效地进行低功耗工作的IC对于便携式设计十分有用。
