电源

探索不同的 SAR ADC 模拟输入架构

selina -- 周二, 11/21/2017 - 15:04

Ryan Curran 应用工程师， ADI公司

  • 围观 393

电源噪声和时钟抖动对高速DAC相位噪声的影响的分析及管理

selina -- 周一, 11/20/2017 - 10:51

在所有器件特性中，噪声可能是一个特别具有挑战性、难以掌握的设计课题。这些挑战常常导致一些道听途说的设计规则，并且开发中要反复试错。本文将解决相位噪声问题，目标是通过量化分析来阐明如何围绕高速数模转换器中的相位噪声贡献进行设计。本文旨在获得一种"一次成功"的设计方法，即设计不多不少，刚好满足相位噪声要求。

  • 围观 728

电源时序留个心，偏置不“跑偏”！

selina -- 周四, 11/16/2017 - 11:24

射频（RF）和微波放大器在特定偏置条件下可提供最佳性能。偏置点所确定的静态电流会影响线性度和效率等关健性能指标。虽然某些放大器是自偏置，但许多器件需要外部偏置并使用多个电源，这些电源的时序需要加以适当控制以使器件安全工作。

接下来，我们主要来说说偏置时序控制要求。

电源时序控制

  • 围观 383

为逐次逼近型ADC设计可靠的数字接口

selina -- 周二, 11/14/2017 - 11:00

简介

逐次逼近型模数转换器（因其逐次逼近型寄存器而称为SARADC）广泛运用于要求最高18 位分辨率和最高5 MSPS 速率的应用中。其优势包括尺寸小、功耗低、无流水线延迟和易用。

  • 围观 489

精密数据采集信号链的噪声分析

selina -- 周二, 11/14/2017 - 09:50

Maithil Pachchigar ADI公司

简介

在很多应用中，模拟前端接收单端或差分信号，并执行所需的增益或衰减、抗混叠滤波及电平转换，之后在满量程电平下驱动ADC输入端。本文探讨精密数据采集信号链的噪声分析，并深入研究这种信号链的总噪声贡献。

  • 围观 328

Σ-Δ型ADC和DAC

selina -- 周四, 11/09/2017 - 09:02

Σ-Δ概述

  • 围观 418

高速模数转换器精度透视 (第二部分)

selina -- 周二, 11/07/2017 - 11:03

Rob Reeder 系统应用工程师 ADI公司

  • 围观 485

ADC时钟极性与启动时间

selina -- 周四, 11/02/2017 - 09:04

Doug Ito ADI公司产品应用工程师

根据定义，高速模数转换器(ADC)是对模拟信号进行采样的器件，因此必定有采样时钟输入。某些使用ADC的系统设计师观测到，从初始施加采样时钟的时间算起，启动要比预期慢。出人意料的是，造成此延迟的原因常常是外部施加的ADC采样时钟的启动极性错误。

  • 围观 369

环路供电发射器的设计权衡考量

selina -- 周三, 11/01/2017 - 09:37

Derrick Hartmann 应用工程师 ADI公司

  • 围观 473

选择合适的无源和分立元件以实现最高系统性能

selina -- 周二, 10/31/2017 - 10:48

作者：Tim Watkins，核心应用部门，ADI公司

内容提要

  • 围观 492